Retard en temps discret
Ce bloc implémente un retard à temps discret. Il est construit avec un registre à décalage et une horloge. Le retard est donnée par la pas de temps discret multiplié par le nombre d'états du registre moins un.
Pas de temps discret
Valeur de la période.
Propriétés : Type 'vec' de taille 1.
État initiale du registre
Valeur à l'instant initial du registre. La taille de ce vecteur conditionne le retard.
Propriétés : Type 'vec' de taille -1.
always active: non
direct-feedthrough: non
zero-crossing: non
mode: non
regular inputs:
- port 1 : size [1,1] / type 1
regular outputs:
- port 1 : size [1,1] / type 1
number/sizes of activation inputs: 0
number/sizes of activation outputs: 0
continuous-time state: non
discrete-time state: non
object discrete-time state: non
name of computational function: csuper